Verification Engineerの戯言
9/11（金）：コデザイン＆コベリフィケーション・テクノロジ・ワークショップでhdlabの長谷川さんが講演されます。
外部I/Oバスまで含めた包括的なTLMシステム検証環境構築のノウハウ
――モデルの作り方を工夫することで，ここまでできる！
12:50～14:20
講師 長谷川 裕恭 氏
(株)エッチ・ディー・ラボ 代表取締役
TLMについては，OCP（Open Core Protocol）などのアドレスマップド・バスに注目が
集まりがちです．
しかし，今後の高速ディジタル伝送機能（例えばPCI ExpressやSerial RapidIO，
USB 3.0など）を備えるシステムの開発では，外部I/Oバスのモデル化が欠かせなくなります．
本講演では，Serial RapidIOなどのバス規格を例に，外部I/OバスをTLMの手法で
モデル化して包括的にシステム検証を行う方法について解説します．
また，簡素な仮想 CPUを用いた，CPUを限定しないシステム検証手法について説明し，
さらに時間精度を落とさず高速にシミュレーションできるモデル作成法を紹介して，
大規模なTLM環境を構築するノウハウを示します．
聴講しようと思っています。
検証、Verification
