Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

Introduction to VMM 1.2 を見ました(その1)

Verification Engineerの戯言 : SystemVerilogの世界へようこそ

    Introduction to VMM 1.2, Doug Smith, Doulos
    Advanced Communication Schemes in VMM 1.2, Doug Smith, Doulos
を見ました。

TLM-2.0のPort/Export、Analysis Portについて理解が深まりましたよ!
TLM-2.0のNon-blockingは、SystemCとの接続のときにのみ使うようです。

検証、Verification、SystemVerilog、VMM、Verification Methodology Manual