Verification Engineerの戯言 : SystemVerilogの世界へようこそ
Key Building Blocks of VMM 1.2, Jon Michelson, Verification Central Creating the Env Class Using Vmm Group, Faisal Haque, Verification Central Steps to Create a Generator Using VMM MSS Generator. Badri Gopalan, Verification Centralを見ました。
プレゼンテーション内の文字のフォント小さすぎます。反則です。
1ページに情報、詰め込みすぎです。これも反則です。
それに加えて、説明が早すぎます。これも、またまた、反則です。
1ページに情報、詰め込みすぎです。これも反則です。
それに加えて、説明が早すぎます。これも、またまた、反則です。
勘弁してください。という感じでした。
検証、Verification、SystemVerilog、VMM、Verification Methodology Manual