OVM Configuration and Virtual Interface Extensions(その3)

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

OVM Configuration and Virtual Interface Extensionsの続き、

じっくり学ぶためにドキュメント

    OVM CONFIGURATION AND VIRTUAL INTERFACES
        => docs/OVM_Configuration_and_Virtual_Interfaces.pdf

を読んでいます。

どうやら、ovm_containerクラスは、
DUTとテストベンチ間のコミュニケーション部、
つまり、インターフェースをコンフィギュレーションするためのものらしい。

その理由は、テスト(テストプログラム)側からDUTへのインターフェスをこちょこちょ'するためのよう。

インターフェース(interface)は、SystemVerilogのクラスで無いので、
OVMの基本機能ではサポートされていないので、
このような機能を別途提供することになったのね。

でも、これって、日本でどのくらい使われるでしょうかね？

検証、Verification、SystemVerilog、OVM、Open Verification Methodology