Power/Clock/Resetのモデリング

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Synopsysのブログ：What Have Models Got to Do with It? Pre-Silicon SoC Software Bring Upでは、
TLMでのPower/Clock/Resetについてのモデリングについて説明しています。

機能のみをモデリングするだけでは、現在のSoCを検証したことにはならないのです。
なので、Power/Clock/Resetもモデリングする。

Power/Clock/Resetがモデリングできれば、電源管理用ソフトウェアを使って検証できますね。

で、どのようにモデリングするのでしょうか？
Synopsysはそのためのソリューションを提供しているのでしょう？

どうなんでしょうか？Synopsysの関係者の皆様。

検証、Verification、TLM、Synopsys