UVM DVCon 2014 Tutorial Video

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

UVM DVCon 2014 Tutorial Video Onlineにて、
UVMのチュートリアルビデオが公開中です(ユーザ登録は必要ですが)

引用
    ・Working Group Update: Adam Sherer, Accellera (7 min.)
    ・Overview and Library Concepts: John Aynsley, Doulos (36 min.)
    ・Stimulus Generation: Shawn Honess, Synopsys (21 min.)
    ・UVM Register Layer: Tom Fitzpatrick, Mentor Graphics (36 min.)
    ・UVM 1.2 Introduction: Uwe Simm, Cadence Design Systems (25 min.)

全部見ても2時間ぐらいです。

検証、 verification、SystemVerilog、UVM