2015-03-17 Synthesijerでマンデンブル集合をＦＰＧＡに実装 FPGA #技術職 @Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった マンデルブロ集合の浮動小数点演算をFPGAで並列化する. 昨年のDesign Solution Forum 2014での講演にもあったSynthesijerを使って、8並列のマンデルブロ集合をFPGAに実装した例です。 Java => Verilog => Xilinxツール => Zynq-7010 1コア版を開発し、そのコアを8個並列に動作させて、7.95倍のスピードアップできたようです。 HDLをあまりしらなくても、Javaで書いて、Synthsijerで変換することで、FPGAに実装できちゃうんです。 Synthesijer関連 わさらぼ：Synthesijer関連発表資料 FPGA - Synthesijer関連資料まとめ - Qiita
