ビッグデータ処理用FPGAを効率良く設計する手法

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

日経テクノロジーonlineにアップされた記事：
ビッグデータ処理用FPGAを効率良く設計する手法

その中で紹介されている論文：
Composable, Parameterizable Templates for High Level Synthesis

著者の一人、Janarbek Mataiさんの博士論文
Templates and Patterns: Augmenting High-Level Synthesis for Domain-Specific Computingもありますが、残念ながら公開されていません。

2016年2月に開催されたInternational Symposium on Field Programmable Gate Arrays (FPGA)
Resolve: Computer Generation of High-Performance Sorting Architectures from High-Level Synthesis
もあります。