1680コアのRISC-V

Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Xilinxのブログ(Xcell Daily Blog)に1680 open-source ISA RISC-V processor cores run on one Virtex UltraScale+ VU9P FPGA. Result: massive parallelismがアップされています。

Xilinx Virtex UltraScale+ VU9Pに実装されているようですが、このFPGAより大きなサイズのFPGAもあるようなので、もっと多くのコアを実装できそうですね。が

8コア(128KBのマルチポートRAM+300-bit Hoplite NOC route)のクラスタが210個搭載されているようです。
Hopliteとは、こちら。論文は、こちら。
このHopliteについては、

引用
UPDATE 
　Gray Research LLC will soon offer a Hoplite Kit, comprising Verilog RTL source, 
　documentation, and software tools including layout tools and NOC simulator, 
　hosted on github. To be notified of availability, please register your interest via email.

とあるので、github上にソースコード等が公開されるようですね。
FPGAの内部構成を意識した設計なんでしょうね。

GRVI Phalanx joins The Kilocore Club

GRVI Phalanx: FPGA Accelerator Frameworkにもう少し詳しい情報が載っています。

GRVI Phalanx: A Massively Parallel RISC-V FPGA Accelerator Accelerator

OLAFとFPGA 2017で最新状況が発表されるようです。