SystemVerilogでテストベンチを書いていたのって、もう10年以上も前です。
半導体開発の検証では、SystemVerilogのVerification(検証)の機能って、とっても便利です。
でもね。ASICやSoCを開発できる機会って、めっちゃ減ってしまったんだよ。
でも、やっぱりシミュレーションでキチンと確認すべきです。
FPGA始めて、Lチカ出来るようになって、
その後、何かVerilog HDLやSystemVerilogでコード書いたけど、
どうやって、テストベンチ、モデル、テストプログラムを書いたらいいのか?
多くの人が困っているようですね。
その後、何かVerilog HDLやSystemVerilogでコード書いたけど、
どうやって、テストベンチ、モデル、テストプログラムを書いたらいいのか?
多くの人が困っているようですね。
そこで、
SystemVerilogによるテストベンチ、モデル、テストプログラムの実践会
をやろうと思っています。
「SystemVerilogによるテストベンチ実践会」を
7月下旬から8月に土曜日にやりたいと思います。
参加したい人ってどのくらいいるでしょうか?
7月下旬から8月に土曜日にやりたいと思います。
参加したい人ってどのくらいいるでしょうか?
最後に成果はみんなでシェアします。
テストベンチ、初めての人は初めてなりに、
テストベンチ、Verilog HDL/VHDLでは書いてことはあるけど、SystemVerilogではまだ。。。
テストプログラムに、DPI-CでC言語でプログラム書いたこと無い。。
テストベンチ、Verilog HDL/VHDLでは書いてことはあるけど、SystemVerilogではまだ。。。
テストプログラムに、DPI-CでC言語でプログラム書いたこと無い。。
初心者・入門者、経験者、ベテランの皆さんが、
自分なりに新しいことにチームでワイワイガヤガヤやる会です。
自分なりに新しいことにチームでワイワイガヤガヤやる会です。
いかがでしょうか?