…o ASIC とは、Adapteva の開発者である Andreas Olofsson さん が創業した会社です。 vengineer.hatenablog.com ホームページを覗いてみたら、 Active Interposers (eFabric) 3D Chiplets (eBricks) Design and Emulation (ChipMaker) Chip Design というのが載っていますね。 eFabric を ChipMaker を使って、設計するようで…

…グでも依然紹介した Adapteva の開発者です。 vengineer.hatenablog.com インストールしてみた $ python -m pip install siliconcompiler ちょっと時間がかかった echo "module flipflop (input clk, d, output reg out); \ > always @ (posedge clk) out <= d; endmodule"> flipflop.v 簡単な flipflo…

…9公開から始まった ADAPTEVA STATUS UPDATE ということで、アップデートがありました。 引用 ・Adapteva is profitable and will stay open indefinitely barring unforeseen circumstances ・Infrastructure is in place to handle operations and support ・Digikey has thousands of Paralle…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallellaのブログによると、Andreas Olofsson さんが HiPEAC conference にて、 最初の「A million core RISC CPU」への道った感じで発表したようです。 (そのAndreas Olofssonさん、このツイートによると、DARPAのProgram Managerに就任したよう…

…4〜5ヶ月後。来年になりますね。 詳細は、Epiphany-V: A 1024 processor 64-bit RISC System-On-Chipを読めって。 PC Worldの記事：Adapteva's 1,024-core Epiphany V mega-chip packs a serious wallop あー、キロコアって、言うんだ。 追記)、2016.10.16 Adapteva Joins The Kilocore Club With Epiphany-V

…arallellaのAdaptevaがハードウェアのHDLをオープンソースで公開しました。 PalrallellaのZynqとAdaptevaのデバイスを接続する部分であるelinkも公開されている。 3月には、New Parallella eLink FPGA project now available in Vivadoということで Vivado 用のプロジェクトも公開されていますね。 Parallellaのハードウェアにも同じようなHDL(elink)も公開されています…

…arallellaのForumに、RS Japan started dealing with Parallellaというのが投稿され、その中にAdapteva Parallellaの使用上の注意というブログがあるということです。 そのブログでは、Parallella Fan!やsyoyoさんのQiitaもあります。 そうそう、 syoyoさん(@syoyo)がFPGAでレイトレーシングを実装する若き勇者を探していましたよ。 検証、Verification、Parallella

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallellaの新しいバージョンはファンが無くなったようです。 MicroServer版は、$119で、7010でUSBとHDMI無し。 DeskTop版は、$149で、7010でUSBとHDMI有り。 Embedded版は、$249で、7020でUSBとHDMI有り。 DeskTop版は、米Amazonでも売っています。

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallelaが出荷され始めてそろそろ2ヶ月。 Parallella production updateでは、1500台の製造、800台のテスト完了ということです。 国内に届き始めたようです。 Qiitaにアップされたはじめての Parallelaでは、Parallelaにssh経由でログインして、中身を調査。 この時点では、HD…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallellaのプログラム環境、Corprthr SDK v1.6。 C言語用のAPIを使って、OpenCL風な記述で16コアで並列処理が出来ます。 Application Note: Programming Parallella Using STDCLには、詳細な記述が載っています。 OpenCLよりもはるかに記述量が少ないで…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Gen-0は熱いでも書きましたが、やっとParallellaの出荷が始まったようです。 Parallelaは、ZedBoardを使っているで資金を集めたのが昨年の10月末。 1年2ヶ月もかかりました。 Parallella: A Supercomputer For Everyoneによると、 18(水)に50セット、23(月)に100…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Supercomputing on the cheap with Parallellaでは、最初のユニット(Generation-Zero:Gen-0)ユーザーからのレポートです。 これによると、Gen-0は熱いのでファンが必須。 ファンが必要無いGen-1は既に出来ているようです。 下記のように、Epiphanyを使うアプリケーショ…

…月も先ですが。。。 Adapteva Shopから申し込みできます。 Parallera 16コア版 : Zynq-7010でGIO無しは、$99 Parallera 16コア版 : Zynq-7010でGIO無しは、$119 Parallera 16コア版 : Zynq-7020でGIO有りは、$199 Parallella Accessory Bundle : 電源、USBケーブル、SDカードは、$39 Parallella Cluster Kit : Zynq-7010…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Epiphany SDKがアップグレードされ、New eSDK 5 Now Releasedということに。 SDKの詳細については、こちら。 やっとボードの予約も始まりました。 予約する前に、SDKのソースコードを眺めるのもいいかもしれません。

…るようです。 引用 Adapteva Welcome! Valued Subscriber, Thank you for reserving a Parallella board. We will notify you as soon as order entry opens for the boards. Stay tuned! You are receiving this email from . To make sure the board availability n…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Building Linux for the Parallella Platformでは、 ZedBoardでのLinuxのビルドのやり方がアップされています。 内容はこんな感じ。 引用 SD Card Preparation BOOT Image Generation Bitstream Generation First Stage…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このページは、Parallellaのハードウエア情報が網羅されているので便利です。 Parallela Beta Boardは、Size: 3.4" x 2.15"に、ZynqとEpiphanyが載っています。 Kickstarterで、16コア版が$99、64コア版が$199で入手できました。 Zynq搭載ボードとしては破格の値段で…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallella Platform Reference Designによると、 Epiphanyとの接続部分のFPGA用HDLコードを公開したようです。 Parallellaプロジャクトどんどん公開しています。 ドキュメントもキチンとアップされています。 P.S このブログを読んでいる人で、Parallellaボードを持っている人…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Epiphany SDK Driver and Library Sources Published on Githubによると、 マルチコアEpiphany用のSDK DriverとLibraryをオープンソースで公開したようです。 オープン化することで、多くの人に内容を見てもらうという作戦。 大企業なら自分のところで全部やるけど、ベ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Epiphany-IV 64 Coreの28nm品のボードが出来上がり、動いたようです。 Parallella Platform Now Available with 64 Cores ZedBoardに拡張ボードを接続するのは、16コアと同じ。 その拡張ボードも同じものでチップはピンコンパチ、I/Oの電源を2.5Vから1.8Vにすれ…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallellaが75万ドルを集めたようです。 99ドルでボード、199ドルでは、ZedBoardもつくようです。 まだ、エントリーできますよ。 ただし、ボードの入手は来年の5月のようですが。。。 検証、Verification、FPGA