Verification Engineerの戯言 SCDsourceにTLM 2.0 draft 2.0の記事がアップされました。

Verification Engineerの戯言 AVMにおけるavm_envクラスは、OVMではovm_envクラスになります。 AVMでは、テストの開始はavm_envクラスのdo_testタスクを実行します。 initial e = new("env", .... ); e.do_test(); $finish; end 一方、OVMテストの開始はovm_…

Verification Engineerの戯言 SystemVerilogでクラスのインスタンスを生成するには、new関数を使いますが、 OVMでは、Class Factoryを使ってインスタンスを生成することができるようです。 ホワイトペーパーの例では、 red my_a; my_a = new(“a”,this); のよ…

Verification Engineerの戯言 OVMのホワイトペーパーによると、OVMのシミュレーション・フェーズ(Simulation Phase)は、次のようになっているようです。 Construction new post_new Elaboration elaboration post_elaboration Simulation pre_run run Report…

Verification Engineerの戯言 2008年1月9日にOVMが http://www.ovmworld.org/ で公開されました。 Cadence Mentor EETimes EDA EXPRESS Cool Verification Specman Verification AVM 3.0と URM 6.2互換ライブラリも入っています。 クラスのリファレンスマニ…

Verification Engineerの戯言 SimpleATTarget2クラスとSimpleATTarger2クラスの違いは、myNBtransportメソッドでコマンドがphaseがtlm::BEGIN_REQのときの処理です。 SimpleATTarget1クラスでは、mEndRequestEvent.notify(t + ACCEPT_DELAY)を実行後、戻り値…

Verification Engineerの戯言 今回からは、SimpleATXモデルです。SimpleATXは、Approximately-timed coding styleのモデルです。 まずは、TargetモデルのSimpleATTarget1クラスからです。SimpleATTarger1クラスのコンストラクタはつぎのようになっています。…

Verification Engineerの戯言 Verification Engineerのお仕事の最後のカテゴリになりました。現実的には最初にやるべきことでしたが、ここでは最後になってしまいました。 カテゴリー1 ・検証プラン(Verification Plan）を作成する ・検証戦略を決める(何を…

Verification Engineerの戯言 今日は、Verification Engineerのお仕事のカテゴリー6について考えてみたいと思います。 カテゴリー6 ・設計チームとのコミュニケーション ・上司とのコミュニケーション ・チームメンバーとのコミュニケーション ・チームメン…

映画好きの戯言 年末年始だったので、映画を見る時間があまりありませんでした。 真・雀鬼(1998)(GyaO) まだ、続いています。 ミザリー/MISERY(1990)(GyaO) サントリーがスポンサーの昭和TVでCM無しで放映中。スティーブン・キング原作。 当時、劇場に見に行…

Verification Engineerの戯言 2007年末までにリリースすると言っていたOVMだが、 Verification Guildのこのスレッドで、あと数日(1/2現在)でリリースされるようです。 ということは、来週初めの7日頃かな。仕事始めにはいいかもね! 検証、Verification、Syst…

Verification Engineerの戯言 以前、SCDsourceについて書きましたが、 年明けにVirtual Platformの第2弾がアップされました。 第1弾は、こちら。 まずは、最初に第1弾を読んだ方がいいとおもいます。 EDA関連の記事は、EEDesignよりは、SCDsourceの方がいい…

Verification Engineerの戯言 Verification Engineerのお仕事のカテゴリー2のうち、 ・検証環境を構築する。 ・検証モデルを開発する。 ・機能カバレッジモデルを作成する。 は、使用する言語やメソドロジ(RVM、VMM、eRM、URM、AVM、OVM)を使うかによってあ…

Verification Engineerの戯言 2007年11月末に何回か書いていた「Verification Engineerのお仕事」におけるカテゴリー2のうち、 ・シミュレータ、アクセラレータ、エミュレータ、FPGAプロトタイピング環境を構築する。 ・FPGA等を用いて、プロトタイプモデル…