はじめに Xilinx Vitis の中を調べるのその５。 今回は、C/RTL cosimulation 実行時の RTL simulation 用に生成された sim/verilog ディレクトリをみてみます。 sim/verilog 下記のようなファイルが生成されます。run_xsim.sh が xsim でのシミュレーション…