はじめに
スマホ用SoCの市場において、Qualcomm から首位を取った MediaTek。そのMediaTekは、TSMC 4nm で flagship SoCであるDimensity 9000を開発する(している)ようです。
どうやら、40％のシェアを取っているようです。
Dimensity 9000の仕様
- first Armv9 SoC with Cortex-X2, A710’s and A510’s CPUs
- a new Mali-G710 GPU
- first LPDDR5X
Arm の 最新CPUやGPUを最初に搭載するのは、Samsung => Huawei でしたが、とうとう、MediaTek になりました。Samsung、HuaweiのスマホSoCのシェアがトップの時だったので、トップにならないと最新のCPUやGPUを最初に搭載できない感じなんでしょうね。。
DRAMもLPDDR5Xでこちらも最初になります。ちなみに、Apple A15/M1 Pro/M1 Maxは、LPDDR5 です。
仕様の詳細
- CPU : 1x Cortex-X2@ 3.05GHz 1x1024KB pL2、3x Cortex-A710@ 2.85GHz 3x512KB pL2、4x Cortex-A510@ 1.80GHz 4x256KB pL2、8MB sL3
- GPU : Mali-G710MP10@ ~850MHz
- Memory : 4x 16-bit CH@ 3200MHz LPDDR5 / 51.2GB/s, @ 3750MHz LPDDR5X / 60.0GB/s, 6MB System Cache
- ISP : Imagiq790
- NPU : 5th Gen 4+2 core APU
CPUは、1 + 3 + 4 の構成ですね。1コアのL2は 1024KB、Shared L3 Cacheは8MBです。メモリコントローラには、6MBの System Cache が付いています。8MBのL3 Cacheとのバランスって、これで大丈夫なんでしょうかね。
これら8個のCPUは、DSU-110 というものの上で動くようです。L3 CacheのこのDSU (DynamIQ Shared Unit)-100の中にあるようです。L3の最大サイズは16MBです。Dimensit 9000は8MB。Cacheは最大8個のスライスで実現されている。つまり、1つのスライスで最大2MB。 fuse.wikichip.org
前のDSUの説明は、こちら。この時からACPはあったのね。
説明のために下図を引用します。
- 内部は2つのRing(双方向のRing)で繋がっているようです。
- 256ビットのAMBA 5 Coherent Hub Interface (CHI)
次の図も説明のために引用します。DPU-110には、CPUコアだけでなく、ACP経由でアクセラレータも接続できるようなので、Armv8用のCMNと同じようなものなんですかね。いやいや、ちょっと違う。DPU-110には CoreLink CI-700に繋がる。今まではこの CoreLink CI-700にCPU Clusterがいっぱい繋がっていたのを1つのClusterにした感じですね。
8個のコアは、Arm DynamIQを使って、1 x X2 、3 x A710、4 x A510 で切り替わるので、CoreLink CI-700には1つのClusterとして接続するのはそれはそれであっていますね。このClusterにアクセラレータも繋がると。
System Cache は、CoreLink CI-7000 の中にあるということです。ね。
TSMC 4nm
下記の記事にあるように、TSMC 4nm のリスク生産は2021年第3四半期中ということなので、既に生産が進んでいるんでしょうね。
おわりに
MediaTekがスマホSoCのトップになり、ガンガン攻めてきましたね。
昔、Lenovoのスマホを買ったとき、MediaTekのSoCだったんですが、電池の減りがめっちゃ早かったのでほとんど使わずに放置しました。その後のスマホは全部Snapdragonです。 Dimensity シリーズならそんなこともないでしょうかね。どうなんでしょうか？
