SystemVerilogに始まり、SystemVerilogに終わった2008年

Verification Engineerの戯言

この1年(2008年)を振り返ってみると、

 1月 : OVM 1.0リリースに始まり、
 3月 : GoogleとYahooで「Verification Engineer」で検索トップに
 4月 : OVPSimダウンロード開始、OVMセミナー、
 5月 : SystemVerilogスタートアップ本、そして、VMMがオープン化(日本シノプシス発表前に)
 6月 : SystemC TLM 2.0リリース(CadenceのMentor買収騒ぎ)
 7月 : CadenceセミナーでOVM、EDA Expressでのブログ紹介、
 9月 : OVM 2.0リリースと設計品質＆検証技法ワークショップ2008では、DPI-C
10月 : 日本シノプシス・ユーザーズ・ミーティング2008でVMM
       そして、Cynthesizer ユーザー交流会2008で久しぶりにうれしいものをゲット、
11月 : Design Wave Magazine(もうすぐ休刊)
12月 : OVM-VMM Encapsulation Library & VMM Interoperability KitとVMM 1.1リリース

こうしてみると、SystemVerilogに始まり、SystemVerilogに終わった年でした。
来年は、Methodology論争が次のステージであるAccellera VIPがどんな感じになるかがキーとなるでしょう！

私としては、毎月のようにイベントがあり、非常に充実した1年でした。
ただ、VMM-LP本が12月に発行されるはずでしたが、まだなのがちょっと残念です。

そして、来年のEDSFairでも、ちょっとではありますが、みなさんにお会いできることになりました。
お楽しみに！

それでは、みなさん、いいお年を！