Bluespecの例題をチェックしてみた

Verification Engineerの戯言

勢いで、Bluespec Wikiの例題をチェックしてみた。

なかなか面白そう。

interfaceは、HDLユーザにはSystemC(C++)よりもわかりやすいと思う。
(SystemVerilogのinterfaceではなく、SystemCのinterfaceと同じようなものです)。

その他、

　　・package/importは、SystemVerilogとほとんど同じ
    ・moduleがinterfaceを持つのは、SystemCのclass/interfaceとほとんど同じ
　　・Libraryが結構ある。TLM/AXI/AHBはスペシャルIPとしてある。

Libraryの詳細は、こちら。

などなど、

もうちょっと、チェックしてみるつもりです。

検証、Verification、Bluespec

P.S

今日は、訪問者が多い。Bluespec関連か？