Vengineerの妄想

人生を妄想しています。

Quick intro to OVM ports, exports and imps

Verification Engineerの戯言

OVMのportとexportに関するブログ:Quick intro to OVM ports, exports and imps

例題もあります。結構長いのが、

たとえば、
    ovm_blocking_put_port#(tr) put_port; <=> ovm_blocking_put_imp#(tr,b) put_imp;

    connect部 : a_i.put_port.connect(b_i.put_imp);

    ovm_blocking_put_port#(tr) put_port; <=> ovm_blocking_put_export#(tr) put_export;

    connect部 : up_i.put_port.connect(down_i.put_export);

とか、

検証、Verification、SystemVerilog、OVM、Open Verification Methodology