HLS ： CQ出版 9/11ワークショップ、HLS関連セッション

Verification Engineerの戯言

コデザイン＆コベリフィケーション・テクノロジ・ワークショップのシンセシス・トラックの内、
B-2およびB-3を聴講しました。
(B-4は、S-3のパネルディスカッションに出たため聞けませんでしたが、資料は入手済み)

    【B-2】高位合成ツール選定のポイントとIP再利用を意識した使いこなし術
        ――設計者のための「高位合成」活用入門

      講師 塩月 八宏 氏
         システム・コンサルタント 


    【B-3】アルゴリズム設計者とハードウェア設計者の協調ハードウェア開発ノウハウ
        ――Cベース設計の効用と制限

      講師 森岡 澄夫 氏
           NEC システムIPコア研究所   主任研究員

4年前の状況からかなり改善され、現在の状況ではほぼGoodになっていると、いうのが塩月さんのお話。
高位合成ツールの特徴や機能を分類・分析してあるので、非常にわかりやすかったです。
(聴講者が少ないのは、すごーくもったいないと思いました。もっと、多くの方に聞いてもらいたかった)

一方、森岡さんのお話はある規模レベルでは高位合成ツールは利用可能、いや、利用している状況であるが、

もっと複雑な処理(難しい処理)ではどうか？どのように使えばいいのか？というお話。
ハードウェア設計者が理解可能な処理(どんなことをやっているか)であれば、
高位合成ツールの利用は生産性を上げるためには非常に便利であるが、
理解不可能なものをハードウェア設計者が受け取った場合は、
高位合成ツールを使ってもハード化できない。
では、どうすればいいのか？という内容でした。

この開発がこれからのハードウェア設計者の仕事のやり方になるのではないでしょうか？

S-3のパネルディスカッションでも出てきました優秀なハードウェア設計者って、
まさしく、このような開発ができる人のことではないでしょうか?

検証、Verification、HLS