SystemC ： Verify2009、ルネサスの事例

Verification Engineerの戯言

先週の金曜日(9/18)に行われたVerify2009のルネサスの事例がEDAOnlineにアップされました。

「高位設計への取り組み」狙い

    ・設計の効率化
　　・設計の最適化
　　・設計誤りの削減
　　・設計再利用化促進

効率化、誤りの削減、再利用化促進は、どれも、生産性向上のため。
検証(Verifiction)なので、その通りなのですが、

で、最近ちょっと気になっているのですが、高位設計という言葉。

これって、いままで
HDLを使って、RTLレベルで実装する
のを
C/C++/SystemCを使って、より高い抽象度で実装する
に変えるのだから、高位実装だと思うのだが、

どうなんだろうか？

検証、Verification、SystemC

P.S

『 SystemVerilog検証メソドロジの導入のコツとメリットについて 』
    株式会社ベリフォア
    チーフアーキテクト　榊原 泰徳 氏 

って、10/14(水)のJSNUG2009とどのくらい違うのでしょうか?