そんなに、e のか？

Verification Engineerの戯言 : SystemVerilogの世界へようこそ

CadenceのブログChallenging Misconceptions About Verification Languagesを読んで思ったこと。

Cadenceの立場であれば、

引用
    Misconception #1: The design language defines the HVL choice
    Misconception #2: Object-oriented programming is the best way to get verification reuse
    Misconception #3: Verification productivity = simulation runtime
    Misconception #4: Compiling languages are best and fastest
    Misconception #5: Legacy VIP means you're stuck with an HVL forever
    Misconception #6: One HVL is best for all

は、すべてその通りです。

しかし、ここで考えてみましょう！

    1. Cadenceユーザでなくては、上記のうちすべてOKではないでしょう！
    2. 今から始めるのであれば、e を選択しないでしょう！

と思います。

私は、Verification 3.0(SystemC/SystemVerilogベース)ですので、eは必要ありません。
もし、Richard GoeringさんがCadenceではなく、
SynopsysやMentorに所属していても同じことを言い切ってくれるのなら、私も考え直します。

検証、Verification、Cadence、OVM、e、SystemVerilog、SystemC