Verification Engineerの戯言 : SystemVerilogの世界へようこそ
SystemC AMS – A New Proposal For Mixed-Signal Verificationは、先日発表されたSystemC-AMS関連の記事です。
これによると、CadenceのAMS Designerは、SystemC, Verilog-AMS, VHDL-AMS, Verilog-A, Verilog, VHDL, SPICEが扱えるようです。
検証、Verification、SystemC、Cadence
