Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

High-level Synthesis: Next Steps In SoC Design

Verification Engineerの戯言 : SystemVerilogの世界へようこそ

ちょっと古いですが、High-level Synthesis: Next Steps In SoC DesignYouTubeにアップデートされています。

CC付きです。

検証、Verification、HLS、Youtube