ARM ： VSTREAM

Verification Engineerの戯言 : SystemVerilogの世界へようこそ

ARMには、VSTREAM Virtual Debug Interfaceというものがあります。

MentorのVeloce、CadenceのPalladiumとSCE-MI 2.0と接続できるようです。

PDFファイルによると、RoadMap 2010として、

　　・Cadence Incisive Simulator
　　・Mentor Questa & ModelSim
　　・Synopsys VCS
　　・Eve ZeBu

にも接続できるようになるようです。

ARMのCoreSight Debug Access Port(DAP)へのトランザクタを使うのでしょう。
トランザクタとは、SCE-MI 2.0。

マルチコアの場合は、それぞれデバッカを接続するのでしょうか？
コア間のトリガーや同期などはどうすればいいのでしょうかね！

検証、Verification