それぞれのUVM 1.0

Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Verification Horizons 2011.02の掲載されたUVM 1.0の説明について、書きましたが、
今日は、CadenceとMentorのそれぞれのブログによるUVM 1.0の説明です。

Cadenceのブログ：TLM 2.0, UVM 1.0 and Functional Verification
Mentorのブログ：Using the UVM 1.0 Release with Questa

Cadenceのブログでは、TLM 1.0/2.0について書いてあります。
Mentorのブログでは、Questa 10.0aでのUVM 1.0の使い方が書いてあります。

TLM 1.0/2.0については、既に情報が出ていましたが、Questa 10.0aの公開情報は初めてですね！

Questa 10.0aを使えば、+incdirなどを追加しなくていいのはとっても嬉しいですね！
また、DPIのコンパイルもしなくてもOKです。

で、Synopsysさん、どうなんでしょうか？

検証、Verification、SystemVerilog、Cadence、UVM、Unified Verification Methodology