Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
Verification Horizons 2011.02のAchieving Flawless UVM Testbench Creationには、
メンターのRegister Assistantについて書かれています。
Register Assistantは、Certeの一機能として実装されています。
メンターのRegister Assistantについて書かれています。
Register Assistantは、Certeの一機能として実装されています。
Register Assistantは、レジスタの情報からUVM Register Packageやドキュメント(HTML)を生成してくれるので、
Duolog TechnologiesのSOCRATESのようなもの。
Duolog TechnologiesのSOCRATESのようなもの。
検証、Verification、Mentor
