RALとDesignWare VIP

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

A RAL example with Designware VIPでは、Designware VIPをRALで使う例を示しています。

RALからAHB Masterに変換するモデル(RAL2AHB : ral2ahb_xlate)のシングルアクセス部であるexecute_singleタスク、バーストアクセス部であるexecute_burstタスク部のコードが載っています。
コードそのものは、トランザクションデータからVIPへの変換およびトランザクションの起動部分です。

ところで、
RALには、RAL記述からSystemVerilogに変換するツール(ralgen)があります。
このコマンドの引数(-l)では、svを指定するとSystemVerilogになるようですが、
他の言語はあるのでしょうか？

教えてください。Synopsysさん

検証、Verification、SystemVerilog、VMM、Verification Methodology Manual