Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

CadenceのVPとFPGAプロタイピング


日本はGWでお休みですが、アメリカではESCで盛り上がっています。

そのESCにて、ケイデンスがやっと、Virtual Platform関連を発表しました。



今回の発表では、次の4つをアナウンス。
  ・Cadence Virtual System Platform
  ・Cadence Incisive Verification Platform
  ・Cadence Verification Computing Platform
  ・Cadence Rapid Prototyping Platform
このうち、真ん中の2つはシミュレータとエミュレータなので、新規ではありません。

Cadence Virtual System PlatformがVPで、
Cadence Rapid Prototyping PlatformFPGAプロトタイピングです。

で、Cadence Virtual System Platformは、
ARMのFast ModelとImperasのCPUモデルをサポートするということです。
ARMのFast Modelはともかくとして、Imperasはかなり前から噂になっていたものです。

データシートによると、必要な環境は、
    System Creation
        • Linux workstation
        • 64-bit Red Hat Enterprise or SUSE Enterprise
        • 32GB of RAM
    Software Development
        • Linux workstation (32-bit or 64-bit; Red Hat or SUSE)
        • 2GB of RAM
です。H/W環境としては、32GBのメモリが必要です。
ハイスペックのPCでもメモリは、4GB DIMMx4が最大です。
なので、ワークステーションやサーバーでないとこのツールは動かないのです。
ということで、やっぱり、EDAツールなんですね!

Cadence Rapid Prototyping Platformデータシートによると、
次のような4種類のシステムがあるようです。
    39RS401 => 2 Stratix-4 EP4SE820-3
    39RS411 => 2 Stratix-4 EP4SE820-3
    39RS412 => 4 Stratix-4 EP4SE820-3
    39RS413 => 6 Stratix-4 EP4SE820-3
物理的なサイズは、すべてのシステムで同じサイズ(4U : 443mm x 175mm x 513mm)なので
中に入れるボードによって、システム構成が変わるのですね!

こちらもコンパイルのためには、32GBのメモリが必要です。

どっちにしても、結構高そうですので、PCが高くても問題ない?のかな?

検証、Verification、Cadence、ESL