Virtual Divide and Conquer Enables Fixed Sub-Systems

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

ケイデンスのブログ：Virtual Divide and Conquer Enables Fixed Sub-Systemsでは、
サブシステムについて語られています。
とはいっても、昔のようなサブシステムではなく、CPUなども含まれます。
5年前なら1チップであったものが、1つのサブシステムとしてチップに組み込まれていますから。

OMAPの検証事例は、
今やスマホでよく使われているTIのOMAPの検証について、でも3000シリーズなのでちょっと古いです。
シングルコアですし。

ZynqもサブシステムであるARMのCPU(Cortex-A9+L2 512KB)、ペリフェラルなど、OMAPと同じようなもんです。

検証、Verification、FPGA、Cadence