ハリーさんの講演

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

9月7日(金)にTKPガーデンシティ品川で行われるTech Design Forum 2012の
機能検証／ESL設計の最後のセッション(B1-5)の

引用
パラドックスからパラダイスへ：SoCの機能検証能力を進化させる　同時通訳

メンター・グラフィックス・コーポレーション
Design Verification Technology Division
チーフサイエンティスト
Harry Foster氏

この10年間、新しい検証技術、メソドロジ、言語や新標準の出現が著しく、最近の市場調査によりそれが急激に導入されていることが判りました。ICの種類や地域に関わらず、容赦ない設計の大規模化に対応するため、設計者も検証エンジニアも新規技術に対し驚くほどオープンです。とは言え、組織としての検証能力を高めるプロセスでは、むしろその逆（パラドックス）の様相を呈しています。導入した新たなプロセスの測定が欠如し、定量化が出来ないプロジェクトも多く、つまりは改善出来ないことになります。ここではSoCの機能検証能力を発展させる手法について、パラドックスからパラダイスへと変革させるメトリック・ドリブンのプロセスや、そのプロセスを管理、解析し、自動化するソリューションをご提案します。

メンターのセミナーでは、何度もハリーさんのお話を聴きました。
今年も聞けるのは、何とも嬉しいです。

9月19日にデンバーで行われるProductivity & Coverage for UVMセミナーのKeynoteとどうやら同じですね。
そうすると、それより前に聴けるということは、日本が最初！

検証、Verification、Mentor