Shang

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

中国の中山大学のオープンソースのHLS:Shang

LegUpと同じLLVMベース。

しかし、説明によると、

引用
The Shang high-level synthesis framework, which is implemented as an LLVM backend, take as input C specification and generates Verilog RTL hardware desciption from LLVM IR. Unlike most other LLVM-based high-level synthesis frameworks, e.g. C-to-Verilog or Legup, which work on the LLVM-IR layer, Shang works on the LLVM machine code layer, which allow Shang to easily represent and optimize some high-level synthesis specific operation(instruction), e.g. reduction OR, concatenation, etc.

にあるように、LLVM-IR layerではなく、LLVM machine code layerということですが、
LLVMに詳しくないので、違いはよく分かりません。

知っている方、解説してください。

入力はC言語、出力はVerilog HDL。ターゲットはAltera FPGA。

検索、Verification、HLS