SystemVerilog 3.1から10年

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

メンターのブログ、A Decade of SystemVerilog: Unifying Design and Verification?では、
デイブさんがSystemVerilog 3.1がリリースされて10年になると。

確かに、Accellera Approves Four New Design Verification Standardsでは、
Accelleraから2003年6月2日になっています。

デイブさん、Mentorの前は、Synopsys。その前は、Co-Designです。そうです、Superlogですね！

この頃は、赤星さんがSystemVerilogを勢力的にキャンペーンをしていましたね！

検証、Verification、SystemVerilog

P.S
今年も11月のETで赤星さんと会えるかな？