CQ出版のエレクトロニクス・セミナー
4月7日、8日の2日コース。お値段は36000円(税込)
http://seminar.cqpub.co.jp/ccm/ES16-0007 実習・ARMコア内蔵FPGAのハードウェア開発入門～Xilinx社Zynq編]
4月7日、8日の2日コース。お値段は36000円(税込)
http://seminar.cqpub.co.jp/ccm/ES16-0007 実習・ARMコア内蔵FPGAのハードウェア開発入門～Xilinx社Zynq編]
―― Lチカから高位合成による本格IPまで
(★）は、リニューアルとありますので、過去にやったことがあるのね。知りませんでした。記録のために引用します 第１章 ARMコア内蔵FPGA「Zynq」の特徴と概略 ・Zynqの特徴と構成 ・PSとPL ・PSに含まれる周辺回路とPLで実現できる機能 ・ソフトコア「MicroBlaze」との比較 第２章 Vivadoによるシステム構築とソフトウェア開発環境 ・新しい開発環境Vivado Design Suite HLx ・システム構築ツールIP Integrator ・ソフトウェア開発環境Vivado SDK ・内蔵ロジックアナライザ機能Vivado Analyzer（★） ・C言語からの高位合成ツールVivado HLS（★） 第３章 Zynqの詳細 ・強力なARMコア「Cortex-A9」 ・ARMコア内蔵のペリフェラル（タイマー，DMA） ・PS内蔵ペリフェラル（USB，イーサなど） ・MIO ・PSとPLの接続（クロック，リセット，割り込み，AXIポート） ・ブートシーケンス 第４章 自作IPの簡易設計 ・自作IPの構成とPSとの接続 ・ツールが自動生成する部分と自作する部分 ・Create and Package IP機能の手順 ・自動生成されたHDLの修正 ＜２日目＞ 第５章 AXIバス入門 ・AXIバスの特徴 ・転送タイミングとチャネル ・読み出しおよび書き込みトランザクション ・各チャネル信号詳細 ・信号の依存関係 第６章 Zynqシステムの検証方法 ・PS部は検証できない ・カスタムIPの検証方法 ・AXIのバスモデルを活用した検証 ・無償のAXIスレーブモデルの活用 ・Vivado Analyzerによる実機検証（★） 第７章 AXI制御を含む自作IP設計 ・AXIバスコントローラを作成した自作IP構築 ・メインメモリをVRAMとして用いた表示回路の仕様 ・AXIバスの制御仕様 ・Vivadoによるシステム構築手順 第８章 Vivado HLSによる高位合成体験（★） ・Vivado HLSの概要 ・AXIバスの制御の自動生成 ・高位合成されたIPの制御用API ・パターン描画回路IPの設計例
いかがですか？
