ARM DynamIQ Shared Unit

VengineVengineerの戯言 : Twitter、Slideshare
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

ARM CPUコアアーキテクチャ刷新の土台となる「DynamIQ」の実態では、詳細な情報はほとんどなかったですが。。。。

ARM DynamIQ Shared UnitのTechncal Reference Manualがリリースされたよ。

242頁もあるよ。

r0p0版は、2016年9月30日にリリース。。。

DynamiIQ Shared Unitって、DynamIQ clusterと内部インターコネクトの間に入るもの。
Cluster内のコアには、L1/L2 Cacheがあり、Shared Unit内に、L3 CacheとSnoop Filterがある。

bigコアは、最大4個、LILLTEコアは最大8個まで接続可能。ARMv8.2コアのみサポート。
L3 Cacheは、512KB/1024KB/2048KB/4096KB。

かなり詳しく書