Esperantoの16コア+4096コア

Vengineerの戯言 : Twitter、Slideshare
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

先週、ちょこっと盛り上げったEsperantoのRISC-Vの件

このブログでも、だいたい一年前の2016年12月7日に取り上げていますよ。

7th RISC-V Workshop Agenda

元TransmetaのDitzel氏が新会社で4,000コア以上のRISC-V CPUを発表

Esperanto Technologies Plans Energy-Efficient Chips for Artificial Intelligence and Machine Learning, based on the open RISC-V standard

16個の親玉CPUコアと4096個の子分CPUコア。

親玉CPUコア1個に対して、256個の子分CPUコア。

ハードウェアはともかく、コンパイラとランタイム、どうしているんだろうか？

Transmetaの同僚(CUDA debugger や memcheckを開発していた模様)もいるしね。

おー、SonyのPlayStation 3のDirectorの人が最近ジョインしたみたい。

もしかしたら、盛り上がるかな。。。

それから、Western Digitalも RISC-Vに力入れているのね。今回のWorkshopの会場は、Western Digitalだしね。
そのWestern Digitalの発表資料：Accelerating Next-Generation Computing Architectures

P.S
昔、Transmetaの時にDitzelさんが来日して講演した時に、質問した記憶があります。。たぶん。