MicrosoftのProject Brainwareのハードウェア構成

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Serving DNNs in Real Time at Datacenter Scale with Project Brainwaveに、
ハードウェアの構成が載っています。下記に引用します。

制御プロセッサには、NIOS使っています。このNIOSを使っているのがポイントなのかな？
この制御プロセッサからの命令を Instruction Decoder で
Matrix－Vector Unitや Multifunction Unit、Tensor Manager に振り分けています。

Neural Function Unit 内に、Matrix-Vector Unitと2つの Multifunction Unit、それと、Tensor Manager。
Tensor Managerは、Input Message ProcessorからTensorやVectorを受け取り、
処理後の Vector を Output Message Processor に書き込みます。

Tensor Managerは、DRAMを使って、入力テンソルや出力ベクターを保持します。

Input Message Processor と Output Message Processor は、Network IFC経由で接続されています。