2018-05-28 FROST Halide/Tiramisu #その他コンピュータ @Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Tiramisuの論文にあったFROSTの論文、A Common Backend for Hardware Acceleration on FPGA Slideshareにアップされているスライド、Del Sozzo's talk @ ICCD17 論文の筆頭者が書いたブログ:FROST: A COMMON BACKEND TO ACCELERATE DOMAIN SPECIFIC LANGUAGES ON FPGA この論文のFigure 1を引用します。 FPGAは、Xilinxを想定。Vivado HLSとSDAccelに対応。 フロントエンドは、このブログでも何度も取り上げている Halide と TIRAMISU。 TIRAMUSUの上には、JuliaやTheanoをサポート。 ベンチマークは、画像処理でCPUとの比較。512x384と小さい画像。 CPUに対して、FPGAでは、4.8~15倍速いと。。。 Vivado HLS/SDAccel 2016.4なのでバージョン的にはかなり古い。。。 残念ながら、まだ、オープンソースとしては公開されていない。