Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2008-04-29から1日間の記事一覧

`include <filename>

Verification Engineerの戯言 SystemVerilogでは、`include Compiler Directiveの使い方として、 Verilog HDLと同様な `include "filename" とは別に、次のようなものが追加されました。 `include <filename> `include <filename>は、C言語の#include <filename>のようにデフォルトのパスに</filename></filename></filename>…