Verification Engineerの戯言 Bluespec SystemVerilogのサマリーをAll of SystemVerilogにアップしました。 ご利用ください。 検証、Verification、Bluespec SystemVerilog

Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2009年8月は、Bluespec SystemVerilog月間でした。 1ヶ月間、Bluespec SystemVerilogを学んで、「誰が使え…

Verification Engineerの戯言 今日のメンターのセミナー(DA Tech Forum 2009)の 富士通マイクロソリューションズにおける高位合成活用ノウハウ を聞いてきました。 ユーザー事例が少なかったので、お客さんの多かったです。 そして、日経EDAOnlineの小島さん…

Verification Engineerの戯言 EDA Onlineに富士通マイクロソリューションズ，米Mentorの動作合成の導入支援サービスを開始がアップされました。 これは、明日(9/4)のメンターのセミナー(DA Tech Forum 2009)の 富士通マイクロソリューションズにおける高位合…

Verification Engineerの戯言 An OVM Register Package V 1.1からダウンロードしたパッケージを展開すると、 ドキュメントには、docs/reg_mem_package.pdfにストアされています。 このMemory & Registerのパッケージをreg_mem Packageを呼んでいます。 この…

Verification Engineerの戯言 MentorのDACでの講演内容のビデオが公開されました。 ただし、メンターのSupportNetのアカウントが必要です。 TomさんのOVM関連のビデオでは、OVM 2.1と2.2に関する内容がありました。 今回は、OVM 2.1で提供されるMemory & Reg…

Verification Engineerの戯言 リファレンス・ガイドのP.255の例題( Defining and instantiating a state machine )のStmt部分を見ていきましょう。 Stmt driversMonitors = (seq // Clear the fifo dut.clear; // Two secuential blocks running in parallel…