Vengineerの妄想

公開情報の断片から、AI半導体の実装と次の一手を読む。

2010-06-18から1日間の記事一覧

DAC2010 : HLS Panel

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RichardfGoeringさんがTwitterで、DAC2010 HLS Panelを実況中継しましたよ。 WHAT INPUT LANGUAGE IS THE BEST CHOICE FOR HIGH-LEVEL SYNTHESIS (HL…