Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-06-18から1日間の記事一覧

DAC2010 : HLS Panel

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RichardfGoeringさんがTwitterで、DAC2010 HLS Panelを実況中継しましたよ。 WHAT INPUT LANGUAGE IS THE BEST CHOICE FOR HIGH-LEVEL SYNTHESIS (HL…