Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2011-04-13から1日間の記事一覧

UVM 1.0 : examples/simple/hello_world (その3)

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった プロデューサクラス(producer.sv)は、次のようになっています。 // テンプレートとして、#(type T=packet)を指定している。packetは前回説明…