Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2011-04-15から1日間の記事一覧

UVM 1.0 : examples/simple/hello_world (その5)

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった トップのクラス(top.sv)は、次のようになっています。 class top extends uvm_component; // uvm_componentを継承する producer #(packet) p…