Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DeepChipのBrett gloats over Gary Smith's C-synthesis market data reversalによると、 2011年のHLSのマーケットシェアは、トップはFort…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Shangのプレゼンテーション資料がLLVM Developer Meetingのサイトで公開されました。 Generating Hardware Description with Target-Indep…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TTA-based Co-design EnvironmentもLLVMべーすのHLS。 poclを使うことで入力としてOpenCLもサポート。 2 From C to VHDL as Quickly as Po…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 中国の中山大学のオープンソースのHLS:Shang LegUpと同じLLVMベース。 しかし、説明によると、 引用 The Shang high-level synthesis fram…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった トロント大学のオープンソースのHLS、LegUpです。 以前、チェックした時はソースコードは公開されていませんでしたが、 今は公開されてい…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SQLをHLSで書きましたNECの事例の詳細がEDAOnline : 「設計期間1/50。かつ瞬時にアルゴリズム変更」、NECが開発中の金融機関向けFPGA設計…

Verification Evanelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週の水曜日(9/19)に行われたCyberWorkBench Forum 2012（東京） 事例発表内容を見るとFPGAへの適用例。 日経EDAOnlineの記事 「うれしい…

Verification Evanelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ForteのBrett Clineさんの意見？ High-Level Synthesis is not just for Hardware Designers, It’s for Verification Engineers, too! TLM…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NECがビックデータ処理の高速化を実現するハードウェアを従来比1/50の期間で設計できる技術を開発を開発したようですね。 CyberWorkBench…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 5/18(金)に行われたケイデンス C-to-Silicon Compilerセミナー 2012での 高位合成ツールを使ったFPGA用映像処理回路の開発例については、 …

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Automatic C-to-VHDL testbench generation shortens FPGA development timeでは、 Impulse Cを使ったFPGA開発の記事。 著者はImpulseとAl…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Bus Interface Libraries connect HLS models to ARM platformによると、 CalyptoのCatapultがAMBA AXIバスインターフェースに対応する模…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 元Mentorの高位合成ツール「Catapult」、Calyptoによる買収でこう変わるによると、 米Gray Smith EDA社の2010年のHLSのシェアは、(ちなみ…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった OVPだらけだと、飽きちゃうので。。。 南の方の知人からメールが来て、教えてもらいいました。 HercuLeS web interface ANSI CとNAC(N-addre…

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CalyptoからHIGH-LEVEL SYNTHESIS REPORT 2011が出ています。 といっても、先日、譲渡されたCatapult関連の調査結果です。 レポートに書いてある調査も当時メンターだったときのもの…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CatapultがCalyptoにも書きましたが、MentorがCatapultをCalyptoに売却しました。 開発リソースもCalyptoに移動するようです。 DeepChipにも…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日、DeepChipに流れた、 Mentor rumored to have traded its Catapult C division for Calyptoは、 本当の話だったようです。 メンターが…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DVCon 2011の High-Level Synthesis Walks the Talk: Synthesizing a Complete Graphics Processing Application では、MentorのThomas Boll…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MentorがMentor Graphics Forges TLM Synthesis Link Between Hardware Implementation and Virtual Prototypingということで、Catapult Cに…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Brian BaileyのブログThe ESL EdgeにThere is C, C and oh yes Cがアップされました。 この記事を読んで感じました。次のようなこと。 Cベー…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった メンターはUsing the High-Level Synthesis Blue Bookという'''ON-DEMAND WEB SEMINARを開催しています。 時間は短めの17:14です。ユーザー…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DeepChipにA survey of 1,133 engineers on HLS vs. manual RTL time savingsがアップされました。 これによると、39％の人がHLSを使ったこ…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MicrosemiがActel FPGAの設計フローでSynopsysの高位合成「Synphony」をサポートで知ったので 早速チョック。 Synphony Model Compiler AE 2…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ SystemC: It's Neither Complicaited Nor Belligerent! と、 De-Mystifyling SystemC: What is TLM? は、まだRTL設計を…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった システム・レベル設計/検証ソリューション・ガイド2011の中のSynphony C Compilerによると、 Synphony C Compilerは、300万ゲート以上になる…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EETimes Designに The war is over: C++ and SystemC coexist in a single flowという記事がアップされています。 Catapult-Cに関する記事で…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今月(2011年2月号)のInterfaceの特集は、 HDLをごりごり書かずにSoCやFPGAが設計できる! 複雑化する回路設計にC言語やUMLで反撃! です。 発…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Your Chance to Beat John Cooley!によると、 MentorのBlue BookのレビューをあのJohn Cooleyが書いていますよ！ レビューの最後には(引用)…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Fast Forward ESLにCatapultのシェアが50%を越えたようです。 半分を押さえてしまったわけです。すごいですね！ とTwitterでもつぶやきまし…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのESLコミュニティセミナーで、CadenceのC-to-SiliconがTLM 1.0をサポートすることはお伝えしました。 HLS＋SystemCで先を行って…