Synphony C Compiler - Vengineerの妄想(準備期間)

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

システム・レベル設計/検証ソリューション・ガイド2011の中のSynphony C Compilerによると、

    Synphony C Compilerは、300万ゲート以上になるシングル･スレッド記述のC/C++から
　　高いQoR（結果品質）を持つマルチ･スレッドのRTL を自動合成するツール だ、そうです。

出力されるものは、

    ・RTL                 　+ Testbench
　　・SystemC(ビット精度) 　+ Testbench
　　・SystemC(スレッド精度) + Testbench
    ・ドライバソフト
　　・実行スクリプト

です。この手もツールでの一般的な内容だと思います。

Synphony C Compilerは、C/C++を入力としていますが、
SystemCのsc_int/sc_uint/固定小数点クラスを使えるようです。
Catapultの最初のAlgorithm Cと同じ考えですね！今は、SystemCもサポートしていますが、

ちょっと気になるのがデバイスドライバの自動生成というのがあります。
どのようなものなのでしょうか？

で、Host I/Fとレジスタ情報から低レベルのデバイスドライバAPIを出力するようです。
Host I/Fを自動生成するために、レジスタにはアドレスの関係を教える必要はありますが、

PCIeベースのFPGAには、デバイスドライバが絶対に必要なので、すごーく、いいね！
(Facebook風に、いいね！ にしました)

検証、Verification、HLS、Synopsys、FPGA