@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
先週開催された AI Hardware Summit
めっちゃお高いし、発表会場がホテルのパーティー会場っぽい。
あー、Computer History Museum なんですね（どうなっているかは全く知らないです）
その中で発表されたのが、Microsoftの Brainwave について。
TwitterのTLからの情報だけだけど、記憶として残しておきますね。
Microsoft Brainwave dev cycle. V4 this year. #AIHardwareSummit pic.twitter.com/D7wH9dUEFF
— David Schor (@david_schor) September 17, 2019
もう一つ。
They can currently fit 47M parameters on their latest MS-NPU on the Stratix 10 FPGAs. #AIHardwareSummit pic.twitter.com/RidoBtz4l8
— David Schor (@david_schor) September 17, 2019
2つのスライドによると、
- 2016年：v1 Low Latency LSTM Inferenc
- 2017年：v2 Narrow Precision Breakthrough
- 2018年：v3 Convolution Optimization
- 2019年：v4 Generalized ISA Transformers
のように、継続していますね。対応FPGAも変わってきて、v4ではブレードに入っちゃって、何が使われているか分かりませんね。
2014年では、Intel Arria FPGA、2017年では、Intel Stratix 10 FPGAですね。
やっぱり、継続は力 ですね。
関連ブログ
