はじめに
今日は下記の記事を振り返ってみました。
キーワードは、
- Leading-edge Semiconductor Technology Center (LSTC)
- Rapidus
- Tenstorrent
です。
LSTC
LSTC についての頁に、下記のようなMESSAGEが書いてあります。
技術研究組合最先端半導体技術センター（LSTC）は、最先端半導体技術の研究開発と人財の育成を通じて、わが国半導体産業の持続的、自律的発展を担うことを目的とし、Rapidus株式会社、大学共同利用機関法人高エネルギー加速器研究機構、国立研究開発法人物質・材料研究機構、産業技術総合研究所、理化学研究所、国立大学法人東京大学、東京工業大学、東北大学、筑波大学の参画を得て、2022年（令和4年）12月21日に設立されました。その後、国立大学法人大阪大学、九州大学、名古屋大学、広島大学、北海道大学が参画し、14機関が参加する我が国の先端半導体研究および半導体人財育成をけん引する組織となっています。
また、
「ポスト5G情報通信システム基盤強化研究開発事業/先端半導体製造技術の開発(委託)／2nm世代半導体技術によるエッジAIアクセラレータの開発」では生成AIを含むエッジ推論処理用途に専用化したエッジAIアクセラレータの開発を国際連携により進めています。
とあります。
最初の記事は、これを実現するために、Tenstorrent と組んだのだと思います。
2nm世代半導体技術によるエッジAIアクセラレータの開発
NEDOプロジェクト ポスト5G情報通信システム基盤強化研究開発事業／先端半導体製造技術の開発(委託)／2nm世代半導体技術によるエッジAIアクセラレータの開発
とあります。
NEDOプロジェクトの一環ですね。
2nm以細を狙う次世代半導体設計技術として、生成AIを含むエッジ推論処理用途に専用化したエッジAIアクセラレータの開発を国際連携により進める。 具体的には下記を行う。
- (1) 業界標準に対応したAIアクセラレータ向け統合アーキテクチャの開発
- (2) 2nm技術によるアクセラレータチップの開発
- (3) 2nm技術を用いエッジAIに最適化されたCPUチップの開発
- (4) 業界標準のAIフレームワークを利用可能なソフトウェア開発基盤の構築を行う。
エッジAIアクセラレータは、実は2つのChipletになるのでしょうか？
- (2) 2nm技術によるアクセラレータチップの開発
- (3) 2nm技術を用いエッジAIに最適化されたCPUチップの開発
(2)に関しては、独自開発なのでしょうか
(3)に関しては、最初の記事にあるように、Tenstorrent の RISC-V CPUコア、I/O、メモリインターフェースがあればよさそうです。
NEDOプロジェクトの資料をみると、わかります。その部分を説明のために下記に引用します。
右下の図をもうちょっと拡大してみます。やっぱり、Chiplet ですね。
そして、
- Memory Interface
- I/O Interface
- CPU
- AI Accelerator
と4つも作ることになっていますね。
昨日のブログの「Tenstorrentのchiplet？」にも載せた下記の図、
の右上の Memory Interface みたいなものを 2nm (Rapidus)で作るということになるんでしょうね。
おわりに
昨日の Tenstorrent の Chiplet 、What's next - hardware が繋がりました。
Rapidus の 2nm の量産については、下記のブログにも書きましたが、2027年です。
Tenstorrent の Chiplet の1つのケースは、Rapidus の 2nm で 2027年以降に実現するというものなのでしょうか？
最初の記事では、500個作るとあります。
- 10mm x 10mmだと、30cm Waferで600個、歩留り50%で2枚で500個超える
- 15mm x 15mmだと、30cm Waferで256個,、歩留り50%で4枚で500個超える
ということで、このぐらいの枚数なら Rapidus 2nm の量産でなくても作れそうです。。。
