はじめに

Grok 4 Fast Beta さんに、

Tenstorrent の Grendel について、

まとめてもらいましたので、記録に残します。

Grendelチップについて

TenstorrentのGrendelは、ロードマップの次世代AIアクセラレータ（おそらくGen 3またはGen 4相当）で、マルチチップレットアーキテクチャを採用したハイブリッド設計です。Blackhole（Gen 3）の後継として位置づけられ、高性能RISC-V CPUコアとAI/MLコアを分離し、汎用コンピューティングとAIワークロードの統合を目指しています。オープンソースソフトウェア（Buda, Metalium）と連携し、スケーラブルなスケールアウトを重視。2025年10月時点では開発中ですが、GitHub上でconfigファイルやPRが最近発見され、着実に進展しています。

アーキテクチャの概要

チップレット構成: CPU chiplet（高性能RISC-Vコア）、ML chiplet（Tensix AIコア）、I/O chiplet、Memory chipletの組み合わせ。メッシュトポロジーとNoC（Network-on-Chip）で接続され、2TB/sのdie-to-dieインターフェースを活用。
CPU部分: in-house設計のAscalon RISC-Vコア（64-128コア、8-wide out-of-order、64-bit、2x256-bit vector units）。各コアは1.2mm²で、Appleの旧Cyclone相当の性能。8コアクラスタで8MB L2キャッシュ共有。Linux実行可能で、HPC/AI向け。
AI部分: Tensixコア（32-64 units、各々に5つのbaby RISC-Vコア：3つでcompute kernel、2つでrouter）。合計725-752のtiny baby RISC-Vコアで制御/スケジューリング/データ移動を担う。SRAM 1-2MB/コア、tensor/SIMD演算ユニット、sparsity/conditional execution対応。
メモリ/ネットワーキング: GDDR7（8-24 units、freq 1250MHz）、LPDDR/GDDR対応。16x400G Ethernetスイッチでスケールアウト。No HBM使用でコスト低減（60% gross margin目標）。

スペック例（バリエーションによる）

バリエーション	Tensixコア数	クロック (MHz)	GDDR7数	Ramp Penalty	備考
Q1_S1	32	-	8	50	基本構成
Q1_A1	32	1200	16	50	高メモリ
Q2_A2	64	1200	24	100	高性能

プロセス: TSMC 4nm/3nm-class or Samsung SF4X（低コスト重視）。
性能: Blackholeからの向上（e.g., 774 TFLOPS FP8相当の進化）。INT8で1 POPS超の推定。sparsity/動的ルーティングで脳-like効率（モデル2%活性化）。

タイムラインとステータス（2025年10月時点）

開発経緯: 2022-2023年発表時、Blackhole後1年でテープアウト予定（2023）。2024年Hot ChipsでGen3として言及、ソフトウェア最適化（latency低減、Llama 3.1 70B inferenceデモ）と並行。
2025年更新: GitHubのtt-umd リポジトリでconfig/all_archs.yaml（6ヶ月前追加）とPR#1241にGrendel実装の痕跡。CPU/ML chiplet開発中、I/O/Memoryは外部調達か。Series D資金（2024年12月、26億ドル評価）で加速中だが、リリースは2026年以降の可能性高く、IPライセンスも視野。
課題/展望: ソフトウェアスタック（PyTorch/JAX対応、GCCベースkernel分割）の成熟が鍵。NVIDIA脱却の有力候補として、RISC-V IP販売も強化。