Verification Engineerの戯言 : SystemVerilogの世界へようこそ
ReqTracerは、FPGA/ASIC Designだけでなく、PCB Designにも対応する模様。
PCB Designの場合は、
PCB Designの場合は、
・Schematic ・Constraints ・Layout ・Verification Resultsになる。
そして、ESL Designでも適応可能。
・Functional Model ・Architectural Model / Virtual Prototype ・TLM Model ・Model Verification Resultsいいじゃん。
EWIS. Electrical Wiring Interconnect Systemにも、っていっても。EWISがよくわからん。
今週は、ReqTracer週間でした。
検証、Verification、Mentor