#scj2011 : 仮想ハードウェアを用いたマルチコア ASIPプラットフォーム開発

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

#scj2011 : 仮想ハードウェアを用いたマルチコア ASIPプラットフォーム開発
株式会社リコー、K氏こと、木村 貞弘氏

リコーのSystemC Japanでの事例発表は今回で5回目。
内、2回はK氏。2回はT氏。初回のM氏はどこにいるのでしょうか？

ということは、来年はT氏と言いたいところだが、
昨年の発表でのボケが突っ込まれなかったので、ニューフェイスを投入する可能性もある。

ちなみに、私は、SystemC Japanになる前に、2回ばかり発表しました。

さて、本題。今回はパワーである。
が、SystemCのパワー関連ツールを使ったということではないようだ。
複数の少ないゲートでかつ低い周波数のASIPと複数のARMでの消費電力の見積りをしたということ。
ゲート数が少なくなり、動作周波数が低ければ、当然消費電力は少なくなる。当たり前のことである。

ポイントは、ASIPをどのようにして作ったか？
それは、Processor Designerを使ったということ。
LISA言語の生産性は高位合成と同等-リコー木村氏がDSP開発例を紹介にて、
Processor Designerを使っていることを公開している。

消費電力を少なくするための手段としてASIPが有効のはわかるが、
コンパイラ等の関連ツールの充実が今後の課題となるだろう！
そこんところは、今後の課題でK氏は説明しました。
でも、Processor Designerはコンパイラを生成するとあるのだが。
どうやら、LISA言語だけではコンパイラは生成できないようです。

検証、Verification、SystemC、Virtual Platform

P.S
さて、懇親会の抽選会は、どうなるでしょうか？

はい、結果です。K氏は当たりませんでしたが、T氏が当たりました。
ということで、次回のT氏の発表はほぼ決まりです。

それにしても、懇親会でのRさんのテーブルは楽しそうでいいですよね！
いじられキャラの??さんといじりキャラのMさんのやり取りなど。。。
(クレームが来たので、??と伏せ字にしました)