FPL2012の基調講演に、AlteraのOpenCL が

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

FPL2012の基調講演は、

Deshanand Singh 
Compiling OpenCL to FPGAs : A Standard and Portable Software Abstraction for System Design

でした。
Deshさん、こんな感じなんだ。メールでのやり取りしかしたことないので。

上記のサイトにビデオとスライドが公開されています。
ビデオは声が聞き取れにくいですので、スライドを見た方がいいです。

スライドは85頁でビデオは1時間以上です。

今までここまで情報が公開されていませんので、貴重な資料ですね。

最後の頁(85頁)に、OpenCL pipesというのがあります。
これはハードウェアにパイプラインのイメージでOpenCLを利用するという感じですかね？

検証、Verification、FPGA