SystemVerilogハッカソンの成果物公開

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Design Solution Forum 2014でのSystemVerilogハッカソンの成果物を公開しました。

SystemVerilogハッカソンの成果物公開

    ・SystemVerilogのクラスでC++のSTLのようなものを実装する
    ・pylink（Link python model and RTL simulation）
    ・AXI BFM verification enviroment using DPI-C　

すべてが完成品ではありませんが、6時間+アルファで作り上げた物です。

2番目と3番目は、DPI-Cを利用した物です。

特に2番目のpylinkは、Pythonと接続しているので、いろいろな応用ができると思います。

公開していただいた参加者の皆さんに、ありがとうございました。